Advanced VHDL for Verification
Description
Corso di 3 giorni orientato la verifica dei dispositivi integrati digitali con enfasi su tecniche di progettazione, strategie per la scrittura di testbench e gestione del progetto.
DURATION
3 giorni
TARGET AUDIENCE
Il corso VHDL avanzato di 3 giorni è rivolto all'utente esperto del VHDL e chee desidera migliorare l'uso del linguaggio.
Il focus del corso è sulla verifica. Per le tecniche di progettazione avanzate fare riferimento al corso Advanced VHDL for Design.
PREREQUISITES
Conoscere il VHDL e saper scrivere un testbench.
ARGUMENTS COVERED
- Advanced VHDL language topics
- Access type
- Dynamic memory allocation
- Resolution Functions
- Shared variables
- Guarded blocks
- File I/O
- Behavioral modeling
- Thinking Behaviorally
- Basic algorithms
- Data Structures
- System modeling
- Handshaking/protocol techniques
- Functional Verification
- Stimulus generation techniques
- Random stimulus generation
- LFSR models
- External files
- Sweepers
- Verification using signatures
- High-level debugging using Monitors
- Design Management
- Using Makefiles
- Automating compilation/verification
- Source Code Control
- Intro to RCS